岗位职责:
1. 参与SOC/IP DFT(Design-For-Test)架构规划, design, implementation, ATPG, pattern simulation, diagnosis等;
2. 根据Diagnosis对CP/FT yield进行分析;
3. 研究SOC/IP最先进的DFT设计架构和方法学技术;
4. 开发新的DFT流程和in-house方法,并应用到多个SOC/IP;
5. 协助解决SOC在DFT implementation & silicon test过程中遇到的问题。
任职要求:
1. 计算机/电子信息工程或相关领域,本科/硕士及以上学历,三年或以上ASIC领域工作经验
2. 熟悉Verilog,熟悉ASIC前端设计的流程
3. 具备可测性设计理论知识和概念
4. 熟悉Synopsys DC/DFTC/TetraMAX/VCS 或Mentor Tessent平台的使用
5. 对ATPG/MBIST diagnosis有经验者,或对Yield分析有经验者是极大的加分项
6. 熟悉脚本语言开发:Makefile/Tcl/Perl/Python等
7. 具备良好的英文交流技巧和Presentation经验
8. 具备认真细致的工作态度,对测试技术充满好奇心,勇于承担责任,乐于帮助同事
简历接收邮箱:jeremy.zhang@mediatek.com
--